基板発注が遅れるDFMミス10選｜CAD設計で防ぐ実務ガイド

要点まとめ

• 基板発注を遅らせるもっとも多いDFMミスは、製造用データ一式の不足・不整合、フィデューシャルの未配置、トゥームストーンを招くランド形状、発注時点で在庫切れまたはEOL（生産終了）になった部品です。
• 実装上の保留（ホールド）の多くは、DFMレビューや初回品検査（FAI）の段階で指摘されます。はんだペーストが基板にのるずっと前の話です。設計データが正確なほど出荷が速くなるのはこのためです。
• IPC-7351ランドパターンとIPC-A-610受入基準は、実装業者が基板を判断する際の共通言語です。これらに沿って設計すれば、曖昧さと作り直しがなくなります。
• CADで直すのは数分、ライン停止後に直すのは数日、場合によっては基板の全面やり直しになります。

基板発注が延び続ける場合、その原因はほぼ上流にあります。設計データ、部品表（BOM）、フットプリントのいずれかが、生産開始前に保留を引き起こしたのです。このガイドは、実装を外注し、最初から正しく基板をつくりたいハードウェアエンジニアと調達担当者向けです。以下で、私たちが最も多く見るDFMミス10件と、それぞれが製造現場で何を引き起こすのか、そして発注前にどう解消するかを解説します。基本的な考え方は「PCB DFM」の完全ガイドをご覧ください。

1. 不完全または整合しないデータ一式の提出

基板製造の遅延の最大の原因は、内容が互いに矛盾するデータ一式です。Gerberデータ、ドリルデータ、BOM、部品配置（Pick & Place）ファイルが別々の内容を示している基板は製造できません。発注前に、すべての参照デシグネータがBOMの1行と部品配置データの1座標に対応していることを確認してください。

よくある落とし穴は、最後のレイアウト変更より前にエクスポートした古いBOM、不足しているドリルデータ、単位が間違った部品配置ファイルです。実装向けGerber・BOM一式のエクスポート項目を網羅したチェックリストを用意しています。不整合があると、プロジェクトマネージャーがメールで確認を取って回答を待つことになり、これが製造サイクルのなかでいちばん時間がかかる部分です。

2. フィデューシャルの未配置

フィデューシャルは、実装機（マウンター）が基板の位置を見つけるための光学基準マークです。これがないと実装機はレイアウトを正確に認識できず、微細ピッチ部品がランドからずれた位置に実装されます。対角の角に少なくとも2個のグローバルフィデューシャル、さらに微細ピッチ部品やBGA部品の近くにローカルフィデューシャルが必要です。

適切なフィデューシャルは、直径1 mmの銅パッドで、周囲に2 mmのソルダーレジストクリアランスがあり、その輪の内側に銅やシルク印刷を置かないものです。フィデューシャルを省略すると、実装業者が勝手に追加する（承認していない変更です）、あるいは確認のために停止する、のいずれかになります。どちらにしても時間だけが過ぎていきます。

3. IPC-7351ランドパターンを無視する

IPC-7351に準拠しない独自の、あるいは借用したフットプリントは、よくあるPCBのDFMエラーの静かな原因です。小さすぎるランドパターンでははんだが不足し、大きすぎるとリフロー中に部品が横に引っ張られます。IPC-7351は、ランドパターンの公称密度・最小密度・最大密度を定義しており、リフロープロファイル全体で接合部が正しく形成されるようにします。

ベンダーライブラリからフットプリントを取り込む場合も、自分で描く場合も、そのパッケージに対するIPC-7351の計算値とランド寸法を照合してください。「CAD上では収まるのにラインで失敗する」は実装において最もコストの高い落とし穴のひとつで、初回品検査でしか見つかりません。

4. トゥームストーンを招くランド形状

トゥームストーン（墓碑現象）とは、小型の2端子部品（0402や0201のチップ部品）がリフロー中に片側だけ持ち上がって直立する現象で、小さな墓石のように見えます。片方のランドがもう片方より速く加熱されて濡れはじめると、表面張力が部品を真っ直ぐに引き起こすためです。非対称なランド、銅の量の偏り、片側だけのサーマルパッドが典型的な原因です。

対策はレイアウトにあります。

• 両方のランドを、寸法と熱容量の両面で対称に保つ。
• ランドに入る配線を絞り込み、片側がヒートシンクのように働くのを防ぐ。
• 片側のランドをサーマルリリフなしで大きな銅プレーンに直接つながない。

トゥームストーンは自動光学検査（AOI）で検出されますが、1個ごとにリワークが発生し、ロット全体の進行を遅らせます。

5. 在庫切れまたはEOLの部品

レイアウトが完璧でも、部品が存在しなければ出荷できません。調達上の問題は基板製造の遅延の主要な原因であり、承認済み代替品のない単一メーカー品番を指定した場合にいちばん痛手となります。その部品のリードタイムが40週間なら、基板全体がその分待たされます。

発注前に、BOMをライフサイクルステータスと在庫でパラメトリックにチェックし、代替品が認められる部品を洗い出してください。中国へのPCB実装外注をする場合、優れたパートナーは見積もりの段階でリスクのある項目を指摘し、3週間後ではなく最初に教えてくれます。また、正品で追跡可能な部品を調達してくれるため、純正品の代わりに偽造部品が混入することもありません。

6. BOMの記述が曖昧・不足

品番もパッケージも公差もなく「100nFのコンデンサ」とだけ書かれたBOMは、実装業者に推測か質問を強います。製造において推測は許されません。すべての行に、メーカー名と品番、参照デシグネータ、数量、パッケージサイズを含む定格値が必要です。代替ルールは専用の列に記載します。

見えないコストは往復のやり取りにあります。曖昧な行ごとに質問が発生し、質問ごとに回答を待ちます。200行のBOMに曖昧な行が10行あれば、数日の遅れになり得ます。BOMは部品の希望リストではなく契約書として扱えば、実装はエンジニアリングレビューをスムーズに通過します。

7. 部品間隔・クリアランスが不十分

部品を詰め込みすぎたり、基板エッジに近づけすぎたりすると、パネルがラインに乗るまで見えない問題が生じます。コンベアのレールからはみ出すコネクタ、ルーティングのキープアウト内の部品、干渉する背の高い部品が2つ——すべて手作業での修正を強制します。基板エッジには、コンベア搬送とデパネリングのための十分な余白が必要です。

CADの設計ルールチェック（DRC）は、デフォルトではなくメーカーの製造能力を読み込んで実行してください。クールティヤード（ courtyard ）のオーバーラップに注意してください。これは、銅パターンが干渉していなくても部品が物理的に干渉する場合にフラグを立てます。間隔のエラーがそのまま製造を止めることはめったにありませんが、自動実装を手実装に変え、手作業は遅いものです。

8. 製造不可能な配線・ビア仕様

配線幅、間隔、ビア径を実装業者が公表している能力値より小さく設定すると、保留と再見積もりが発生します。標準製造プロセスには定義された最小寸法があり、それより厳密な要求は高度な（遅く、高価な）プロセスになります。6 milで十分な基板に3 milの配線を入れても、リスクだけが増えます。

スタックアップと寸法仕様は、実際に必要な基板のクラスに合わせてください。典型的な案件がどの位置づけになるかを次の表に示します。

可能なところでは標準能力で設計することが、最も安い納期保険です。

9. 熱設計とソルダーレジスト設計の不備

実際にリフローで支障をきたす関連するレイアウト上の問題が2つあります。接続ランドのサーマルリリーフと、ソルダーレジストの設計です。サーマルスポークなしに大きな銅プレーンに接続されたランドはヒートシンクのように働き、周囲の接合部が完了した後も、遅れて冷たいままはんだ付けされます。この不均一加熱は、はんだの未溶融（コールドジョイント）や、ミス4のトゥームストーンとして現れます。

微細ピッチのランド間のソルダーレジストが薄すぎて印刷できない「レジストスリバー」は、剥がれてブリッジ（橋絡）を引き起こします。マスクダムは実装業者の最小値以上に保ち、プレーン接続ランドにはサーマルリリーフを使ってください。これらは熱が加わって初めて問題になる詳細なので、PCB実装プロセスの解説で具体的に確認するのがよいでしょう。

10. 実装指示・極性マークの欠落

最後のよくあるミスは、実装業者に意図の解釈を委ねてしまうことです。Pin-1マーク、ダイオードや電解コンデンサの極性マーク、コネクタの明確な向き——これらがないと、最悪の不良、すなわち完成基板が逆に実装されてしまう事態を防げません。部品の下に隠れたシルク印刷は検査員の役に立ちません。マークは実装後に見える位置に置く必要があります。

IPC-A-610のクラス、特別な取り扱い、両方向に実装され得るものの向きを明記した、簡潔な実装指示図面またはノートファイルを追加してください。IPC-A-610（現行リビジョンJ、2024年）は、検査員が基板を判断する際の受入基準です。目標クラスを明示すれば、推測の余地がなくなります。

よくある質問

PCB設計で最も多いDFMミスは何ですか？

最も多いDFMミスは、Gerberデータ、BOM、部品配置（Pick & Place）ファイルの内容が互いに一致しない、不完全または不整合な製造用データ一式の提出です。内容が矛盾するデータでは基板を製造できないため、訂正され整合性の取れたデータ一式が届くまで、案件はエンジニアリングレビューで停滞します。

DFMエラーは実際にどう基板発注を遅らせるのですか？

DFMエラーは、生産開始前の設計レビューや初回品検査（FAI）の段階で保留を引き起こし、発注を遅らせます。問題ごとに確認メールが送られ、回答があるまで製造が止まります。BOMの曖昧な数行やフィデューシャルの未配置だけで、機械稼働時間ではなく往復のやり取りだけで数日の遅れにつながります。

トゥームストーンとは何ですか？どうやって防ぎますか？

トゥームストーンとは、2つのランドが不均一に加熱されたために、リフロー中に小型チップ部品が片側だけ持ち上がる現象です。両方のランドを寸法と熱容量で対称に保ち、ランドへの入線を絞り込み、片側のランドをサーマルリリーフなしで大きな銅プレーンに直接接続しないようにすることで防げます。

すべてのPCBにフィデューシャルは必要ですか？

自動実装機で実装する基板にはすべて必要であり、これは表面実装のほぼすべてに該当します。対角の角に少なくとも2個のグローバルフィデューシャルを置き、微細ピッチ部品やBGA部品の脇にローカルフィデューシャルを追加してください。これらがないと、実装機はレイアウトを正確に認識できず、微細ピッチ実装の位置がずれます。

実装に向けてPCB設計はどの規格に従うべきですか？

ランドパターンはIPC-7351に沿って設計してください。これはパッケージごとの正しいランド形状を定義する規格です。また、はんだ接合部や実装品質の判断に検査員が用いる基準として、IPC-A-610（現行リビジョンJ、2024年）に対して受入クラスを指定してください。ノートにこれらの規格を明記すれば、実装業者に曖昧さのない目標を伝えられ、リワークを減らせます。

DFM上の問題は通常どの段階で見つかりますか？

DFM上の問題の多くは、実装業者のDFMレビューや初回品検査（FAI）の段階で、はんだペーストが塗布されるずっと前に見つかります。これは好都合です。レビューで見つかったエラーはメール1通で済みますが、ライン停止後に見つかった同じエラーは、数日のリワークや基板の全面やり直しを招くことがあるからです。

初回から正しく製造する

DFMは事務作業ではありません。このリストの各項目は、CADでの数分がスケジュール上の数日を救う場所です。データ一式を厳密にし、フットプリントをIPC-7351に基づかせ、基板に明確なマークを入れれば、保留の大半は発生前に消えます。

量産前の設計に、もうひとつのエンジニアリングの視点を加えたいとお考えですか？私たちのチームにご相談ください。すべての案件でDFMレビューを実施し、出荷前にすべての基板に機能テストを実施、専任の英語対応プロジェクトマネージャーを担当につけます。質問への回答は数週間ではなく、数時間で得られます。