10 DFM-Fehler, die Ihre PCB-Bestellung verzögern

Die wichtigsten Erkenntnisse

• Die häufigsten DFM-Fehler, die eine PCB-Bestellung verzögern, sind fehlende oder nicht zusammenpassende Fertigungsdateien, fehlende Fiducials, padgeometrieanfälliges Tombstoning sowie Bauteile, die zum Zeitpunkt der Bestellung nicht lieferbar oder abgekündigt (EOL) sind.
• Die meisten Stopps in der Bestückung werden bereits während der DFM-Prüfung oder der Erstmusterprüfung (FAI) gemeldet – lange bevor Lötpaste die Leiterplatte berührt. Genau deshalb lässt sich eine saubere Design-Datei schneller fertigen.
• IPC-7351-Land Patterns und die Abnahmekriterien der IPC-A-610 sind die gemeinsame Sprache, mit der Ihr Auftragsfertiger eine Leiterplatte beurteilt. Das Design nach diesen Standards zu führen, beseitigt Mehrdeutigkeiten und Nacharbeit.
• Diese Fehler in der CAD-Software zu beheben, kostet Minuten; sie nach einem Linienstopp zu beheben, kostet Tage und manchmal einen kompletten Neudesign der Leiterplatte.

Wenn sich Ihre PCB-Bestellung ständig verschiebt, liegt die Ursache fast immer weiter vorn: Die Design-Dateien, die Stückliste (BOM) oder die Footprints haben vor Produktionsbeginn einen Stopp ausgelöst. Dieser Leitfaden richtet sich an Hardware-Ingenieure und Einkaufsleiter, die die Bestückung auslagern und ihre Leiterplatten beim ersten Anlauf richtig gebaut haben wollen. Nachfolgend finden Sie die 10 DFM-Fehler, die wir am häufigsten sehen, was jeder einzelne auf der Fläche bewirkt und wie Sie ihn vor der Auftragserteilung beseitigen. Zu den zugrunde liegenden Prinzipien lesen Sie unseren ausführlichen Leitfaden fertigungsgerechtes Design (DFM).

1. Unvollständige oder nicht zusammenpassende Dateien übermitteln

Die mit Abstand größte Quelle für Verzögerungen in der PCB-Produktion ist ein Dateipaket, das nicht mit sich selbst übereinstimmt. Eine Leiterplatte lässt sich nicht fertigen, wenn Gerber-Dateien, Bohrdaten, Stückliste (BOM) und Centroid-Datei (Pick-and-Place) unterschiedliche Dinge beschreiben. Stellen Sie vor der Übermittlung sicher, dass jede Referenzbezeichnung einer Zeile in der BOM und einer Position in der Centroid-Datei entspricht.

Die üblichen Verdächtigen sind eine veraltete BOM, die vor der letzten Layout-Änderung exportiert wurde, fehlende Bohrdaten oder eine Centroid-Datei mit falschen Einheiten. Unsere Checkliste für Gerber- und BOM-Dateien zur Bestückung deckt die vollständige Exportliste ab. Jeder Widerspruch zwingt Ihren Projektmanager, Sie per E-Mail zu kontaktieren und zu warten – und das ist der langsamste Teil jeder Fertigung.

2. Fiducials weglassen

Fiducials sind die optischen Referenzmarken, mit denen eine Pick-and-Place-Maschine die Leiterplatte findet. Ohne sie kann die Maschine Ihr Layout nicht präzise ausrichten, und Bauteile mit feiner Teilung landen neben ihren Pads. Sie benötigen mindestens zwei globale Fiducials an gegenüberliegenden Ecken sowie lokale Fiducials in der Nähe jedes Fine-Pitch- oder BGA-Bauteils.

Ein gutes Fiducial ist ein Kupferpunkt von 1 mm Durchmesser mit 2 mm Lötstopplack-Freistellung und ohne Kupfer oder Siebdruck innerhalb dieses Rings. Lassen Sie Fiducials weg, muss der Auftragsfertiger sie entweder selbst ergänzen (eine Änderung, die Sie nicht freigegeben haben) oder die Fertigung unterbrechen, um nachzufragen. In beiden Fällen läuft die Uhr weiter.

3. IPC-7351-Land Patterns ignorieren

Eigene oder übernommene Footprints, die nicht der IPC-7351 folgen, sind eine leise Quelle für typische DFM-Fehler. Ein zu kleines Land Pattern lässt die Lötstelle an Lötmittel verhungern; ein zu großes zieht das Bauteil während des Reflow-Lötens seitlich herum. Die IPC-7351 definiert nominale, geringste und größte Land-Pattern-Dichten, damit die Lötstelle über das gesamte Reflow-Profil korrekt ausgebildet wird.

Wenn Sie einen Footprint aus einer Herstellerbibliothek übernehmen oder selbst zeichnen, prüfen Sie die Pad-Abmessungen anhand der IPC-7351-Berechnung für das jeweilige Gehäuse. „Passt im CAD, fällt auf der Linie durch" ist eine der teuersten Überraschungen in der Bestückung, denn sie wird erst bei der Erstmusterprüfung entdeckt.

4. Padgeometrie, die Tombstoning auslöst

Tombstoning bezeichnet das vertikale Anheben eines kleinen zweipoligen Bauteils (ein 0402er- oder 0201er-Chip) an einem Ende während des Reflow-Lötens – wie ein winziger Grabstein. Es entsteht, wenn ein Pad schneller heizt und benetzt als das andere, sodass die Oberflächenspannung das Bauteil aufrichtet. Asymmetrische Pads, ungleichmäßiges Kupfer oder ein Thermopad nur an einem Ende sind die üblichen Auslöser.

Die Lösung liegt im Layout:

• Halten Sie beide Pads in Größe und Wärmekapazität symmetrisch.
• Verjüngen Sie die in die Pads einlaufenden Leiterbahnen, damit eine Seite nicht als Wärmeableiter wirkt.
• Verbinden Sie ein Pad nicht direkt mit einem großen Kupferflächenbereich, ohne thermische Entlastung vorzusehen.

Grabsteine werden bei der automatischen optischen Inspektion (AOI) erkannt, doch jedes Exemplar ist ein Nacharbeitsschritt, der das Los verlangsamt.

5. Bauteile, die nicht lieferbar oder abgekündigt (EOL) sind

Ein perfektes Layout hilft nichts, wenn die Bauteile nicht existieren. Beschaffungsprobleme sind eine der führenden Ursachen für Verzögerungen in der PCB-Produktion, und sie treffen am härtesten, wenn Sie eine einzige Hersteller-Teilenummer ohne freigegebene Alternativen angeben. Wenn genau dieses eine Bauteil eine Lieferzeit von 40 Wochen hat, wartet die gesamte Leiterplatte.

Prüfen Sie vor der Bestellung Ihre BOM parametrisch auf Lebenszyklusstatus und Lagerbestand, und kennzeichnen Sie, bei welchen Bauteilen Alternativen zulässig sind. Wenn Sie die PCB-Bestückung nach China auslagern, weist ein guter Partner kritische Positionen bereits im Angebot aus – nicht erst nach drei Wochen – und beschafft echte, rückverfolgbare Bauteile, damit Sie statt der Originale keine gefälschten Bauteile erhalten.

6. Unklare oder fehlende Angaben in der Stückliste (BOM)

Eine BOM, die nur „100-nF-Kondensator" ohne Teilenummer, Gehäuse oder Toleranz angibt, zwingt den Auftragsfertiger zu raten oder nachzufragen – und Raten ist in der Produktion nicht erlaubt. Jede Zeile benötigt Herstellername und Teilenummer, die Referenzbezeichner, die Menge sowie Wert mit Gehäusegröße. Substitutionsregeln gehören in eine eigene Spalte.

Die versteckten Kosten entstehen durch den Hin-und-her. Jede unklare Zeile erzeugt eine Frage, jede Frage wartet auf Ihre Antwort – und eine 200-zeilige BOM mit zehn unklaren Zeilen kann Tage hinzufügen. Behandeln Sie die BOM als Vertrag und nicht als Wunschliste, und die Fertigung läuft ohne Unterbrechung durch die technische Prüfung.

7. Unzureichende Abstände und Freihaltezonen

Zu dicht bestückte Bauteile oder eine Platzierung zu nahe an der Leiterplattenkante erzeugen Probleme, die erst sichtbar werden, wenn das Panel auf der Linie liegt. Stecker, die über die Transportkante hinausragen, Bauteile innerhalb der Routing-Freihaltezone oder zwei hohe Bauteile, die kollidieren, erzwingen jeweils eine manuelle Korrektur. An der Leiterplattenkante muss ein freier Rand für den Transport auf dem Förderer und für die Verzahnung (Depaneling) bleiben.

Führen Sie die Design-Rule-Prüfung (DRC) in Ihrer CAD-Software mit den Fähigkeiten des Herstellers aus, nicht mit den Standardwerten. Achten Sie auf Überschneidungen im Courtyard, die Bauteile markieren, die sich physisch behindern, auch wenn ihr Kupfer das nicht tut. Abstandsfehler stoppen eine Fertigung selten vollständig, wandeln aber eine automatisierte Bestückung in eine manuelle um – und Handarbeit ist langsam.

8. Nicht fertigbare Leiterbahn- und Via-Spezifikationen

Wenn Sie Leiterbahnbreite, Abstand oder Via-Durchmesser unter die angegebenen Fähigkeiten Ihres Leiterplattenherstellers drücken, lösen Sie einen Stopp und eine neue Angebotskalkulation aus. Die Standardfertigung beherrscht Strukturen bis zu einer definierten Untergrenze; fordern Sie engere Werte an, geraten Sie in aufwendigere (langsamere, teurere) Verfahren. Eine 3-mil-Leiterbahn auf einer Leiterplatte, die nur 6 mil benötigt, bringt Risiko ohne jeden Nutzen.

Passen Sie Ihren Layeraufbau und Ihre Strukturgrößen an die Leiterplattenklasse an, die Sie tatsächlich benötigen. Die folgende Tabelle zeigt, wo typische Aufträge liegen:

Wo möglich auf Standardfähigkeiten zu designen, ist die billigste Versicherung für Ihren Zeitplan.

9. Schwaches Design von Thermik und Lötstopplack

Zwei zusammenhängende Layout-Details verursachen echte Probleme beim Reflow-Löten: die thermische Entlastung verbundener Pads und das Design des Lötstopplacks. Ein Pad, das ohne thermische Stege mit einer großen Kupferebene verbunden ist, wirkt als Wärmeableiter: Es lötet spät und kalt, während die benachbarten Lötstellen längst fertig sind. Diese ungleichmäßige Erwärmung zeigt sich als Kalte Lötstellen und als Grabsteine aus Fehler vier.

Schmale Lötstopplack-Stege zwischen Pads mit feiner Teilung, die zu dünn zum Drucken sind, blättern ab und verursachen Brücken. Halten Sie die Stopplack-Stege über dem Mindestwert Ihres Leiterplattenherstellers, und verwenden Sie thermische Entlastung für Padanschlüsse an Ebenen. Das sind die Arten von Details, die eine Übersicht über den Bestückungsprozess greifbar macht, denn sie spielen erst dann eine Rolle, wenn Wärme einwirkt.

10. Keine Bestückungshinweise oder Polaritätskennzeichnungen

Der letzte häufige Fehler besteht darin, den Auftragsfertiger Ihre Absicht deuten zu lassen. Pin-1-Kennzeichnungen, Polaritätsmarkierungen für Dioden und Elektrolytkondensatoren sowie eine eindeutige Steckerausrichtung verhindern den schlimmsten aller Fehler: eine vollständig bestückte, aber verkehrt herum bestückte Leiterplatte. Siebdruck, der unter dem Bauteil verborgen ist, hilft keinem Prüfer; die Kennzeichnung muss nach der Bestückung sichtbar bleiben.

Ergänzen Sie eine kurze Bestückungszeichnung oder eine Hinweisdatei, die die Klasse nach IPC-A-610, besondere Handhabung und die Ausrichtung alles dessen angibt, was auf zwei Arten eingesetzt werden könnte. Die IPC-A-610 (aktuelle Revision J, 2024) ist die Abnahmenorm, an der Prüfer Ihre Leiterplatte messen; die Nennung der Zielklasse beseitigt jede Interpretationsfrage.

Häufig gestellte Fragen

Was ist der häufigste DFM-Fehler im PCB-Design?

Der häufigste DFM-Fehler ist die Übermittlung unvollständiger oder nicht zusammenpassender Fertigungsdateien, bei denen Gerber-Dateien, BOM und Pick-and-Place-Datei nicht übereinstimmen. Der Auftragsfertiger kann keine Leiterplatte bauen, deren Dateien sich widersprechen; die Bestellung bleibt daher in der technischen Prüfung stehen, bis Sie ein korrigiertes, in sich stimmiges Paket senden.

Wie verzögern DFM-Fehler eine PCB-Bestellung tatsächlich?

DFM-Fehler verzögern Bestellungen, indem sie während der Designprüfung oder der Erstmusterprüfung (FAI) einen Stopp auslösen – noch vor Produktionsbeginn. Jeder Mangel erzeugt eine Frage an Sie, und die Fertigung wartet auf Ihre Antwort. Schon ein paar unklare BOM-Zeilen oder fehlende Fiducials können allein durch diesen Hin-und-her Tage kosten, nicht durch Maschinenzeit.

Was ist Tombstoning und wie verhindere ich es?

Tombstoning ist das Anheben eines kleinen Chip-Bauteils an einem Ende während des Reflow-Lötens, weil sich seine beiden Pads ungleichmäßig erwärmen. Verhindern Sie es, indem Sie beide Pads in Größe und Wärmekapazität symmetrisch halten, die in die Pads einlaufenden Leiterbahnen verjüngen und thermische Entlastung vorsehen, statt ein Pad direkt mit einer großen Kupferfläche zu verbinden.

Benötige ich Fiducials auf jeder Leiterplatte?

Sie benötigen Fiducials auf jeder Leiterplatte, die auf einer automatischen Pick-and-Place-Maschine bestückt wird – und das ist nahezu jede SMD-Bestückung. Verwenden Sie mindestens zwei globale Fiducials an gegenüberliegenden Ecken und ergänzen Sie lokale Fiducials neben Bauteilen mit feiner Teilung oder BGAs. Ohne sie kann die Maschine Ihr Layout nicht präzise ausrichten, und die Platzierung bei feiner Teilung driftet.

Welche Normen sollte mein PCB-Design für die Bestückung einhalten?

Designen Sie Land Patterns nach IPC-7351, das die korrekte Padgeometrie pro Gehäuse definiert, und geben Sie Ihre Abnahmeklasse anhand der IPC-A-610 (aktuelle Revision J, 2024) vor – der Norm, mit der Prüfer Lötstellen und Bestückungsqualität beurteilen. Die Nennung dieser Normen in Ihren Hinweisen gibt dem Auftragsfertiger ein eindeutiges Ziel und reduziert Nacharbeit.

Wie früh werden DFM-Probleme normalerweise erkannt?

Die meisten DFM-Probleme werden während der DFM-Prüfung des Auftragsfertigers oder bei der Erstmusterprüfung (FAI) erkannt – lange bevor Lötpaste aufgetragen wird. Dieses Timing ist gute Nachricht: Ein Fehler, der in der Prüfung entdeckt wird, kostet eine E-Mail; derselbe Fehler nach einem Linienstopp kann Tage Nacharbeit oder einen Neudesign der Leiterplatte kosten.

Bauen Sie es beim ersten Anlauf richtig

Fertigungsgerechtes Design ist keine Liebhaberei. Jeder Punkt auf dieser Liste ist eine Stelle, an der wenige Minuten in der CAD-Software Ihnen Tage im Zeitplan ersparen. Machen Sie Ihre Dateien sauber, basieren Sie Ihre Footprints auf der IPC-7351, und kennzeichnen Sie Ihre Leiterplatte eindeutig – und die meisten Stopps treten gar nicht erst auf.

Möchten Sie, dass vor der Produktion ein zweites Paar Ingenieursaugen über Ihr Design schaut? Sprechen Sie mit unserem Team. Wir führen bei jedem Projekt eine DFM-Prüfung durch, testen jede Leiterplatte vor dem Versand funktional und weisen Ihnen eine feste, englischsprachige Projektmanagerin zu – damit Fragen in Stunden beantwortet werden, nicht in Wochen.